系统解决方案 ＿ ｜ ＿ｌ ｌ一种基于ＦＰＧＡ的ＬＣＤ控制器设计 王春雷’。姚洁 （１．海军驻南京九二四厂军事代表室，南京２１１１００；２．江苏自动化研究所，江苏连云港２２２０００） 摘 要：设计一种基于Ｖｉｒｔｅｘ一７系列ＦＰＧＡ的液晶显示控制器方案。利用多种标准接口和芯片设计实现了外围硬件 电路，以完成视频采集、存储和输出，提供时钟和电源。在Ｖｉｖａｄｏ软件环境下利用大量性能优良的ＩＰ核完成ＦＰＧＡ架构 搭建，并编写控制程序。结果表明，该控制器可完成多路输入、多信号类型的视频图像显示，具备缩放、画中画等功能。 关键词：ＬＣＤ控制器；硬件电路；ＦＰＧＡ；ＩＰ核 中图分类号：ＴＮ８７３．９３ 文献标识码：Ａ ０引言 ＬＣＤ控制器负责读取显示数据，完成数据格式 的转换。根据ＬＣＤ面板的类型进行输出的控制和数 据的显示…。ＬＣＤ控制器还应该具备缩放处理能力， 以匹配不同显示终端的分辨率，实现画中画、分屏显 示等功能 如今ＬＣＤ控制大多采用ＦＰＧＡ配合编程语言实 现。一方面因为ＦＰＧＡ上的数字逻辑是并行实现，其 在执行显示功能时．还可并行执行其他运算命令或处 理其他数据，工作效率高［２ ３。另一方面因为其高度的灵 活性：ＦＰＧＡ支持多种不同的Ｉ／Ｏ标准：大多ＦＰＧＡ提 供了嵌入式ＢＲＡＭ Ｂｌｏｃｋ存储器，可实现片上存储； ＦＰＧＡ掉电后立即恢复成白片。可反复使用。此外拥有 多种配置模式也是ＦＰＧＡ的特点，可使ＬＣＤ显示系统 更加灵活多样 。综上，在ＬＣＤ显示系统中引入ＦＰＧＡ， 可以大大简化系统控制，避免大量重复性的劳动。 １系统结构 ＬＣＤ控制器系统结构如图１所示．包括视频输入 接口模块、视频输入采集模块、视频输出显示模块、视 频数据存储模块、控制接口模块以及中央处理单元。 视频输入接口模块完成视频的接收，可以同时支持四 路视频信号同时输入，每一路都包含５种不同的信号 输入格式。视频前端处理模块完成四路视频输入的数 字化、接收、解码等操作。视频数据存储模块完成视频 数据的存储、缓冲等操作。网络控制模块接收来自网 络或其他通信协议的控制信号，如ＯＳＤ菜单选择信 作者简介：王春雷（１９７２．），硕士，高级工程师，主要研究 方向为电子对抗。 收稿日期：２０１６—０７．３０ ６３ ＷＷＷ．ａｕｔｏ—ａｐｐｌｙ．ｃｏｒｎ 自动化应用 号。视频输出显示模块则将经过处理的视频信号经由 不同的接口输出至ＬＣＤ屏显示。ＦＰＧＡ作为中央处理 单元，完成了包括视频数据处理、存储、成帧、输出显 示等核心功能。 图１ ＬＣＤ控制器系统结构 ２系统硬件结构设计 系统硬件结构如图２所示。５种视频源信号由相 应的接口输入，经ＡＤＶ７８４２进行数据采集和解码．输 入给ＦＰＧＡ处理，处理后经过ＬＶＤＳ转换电路输出给 显示屏。ＦＰＧＡ外挂两簇ＤＤＲ３内存模块，实现数据存 储缓冲。从串口接收主机发送来的控制命令，ＭＣＵ在 时钟的配合下，控制系统运行。 图２系统硬件结构 ２．１视频前端处理模块 视频前端处理采用ＡＤＶ７８４２视频处理芯片作为 核心处理单元，结构如图３所示。系统共有四路视频 通道，每路通道都支持模拟ＶＧＡ信号、ＤＶＩ １．０标准 信号、ＰＡＵＮＴＳＣ制式的复合视频信号、ＨＤＭＩ １．４ａ标 准信号、ＤＰ １．２标准信号，但同时只能有一种信号有 效 。ＡＤＶ７８４２完成前４种信号的接收和解码等功能， 其输出端经过电平转换芯片后直接接入ＦＰＧＡ，由 ＦＰＧＡ内部对其进行接收处理。而ＤＰ １．２标准信号的 接收采用ＦＰＧＡ的ＩＰ核实现 。 一／１ Ｎ ｗ 一ｌ ＝＝ ｒ—］ Ｊ 。 Ｌ————————＿＿ ＶＧＡ ： ＝二二＝ 『 １ Ｎ１ Ｉ ｖ ｄ … ｚ ＝＝ ｒ—＿］， ｂｌｌ１ ｋ 【 ＝＝ ＤＰ１．２ 【．．．． ＿＿Ｊ 图３视频前端处理结构 第一路和第二路视频输入的ＤＶＩ接口采用双链 接法．即ＤＶＩ接口的６组数据１５分别接入两片 ＡＤＶ７８４２采集芯片。由于一片ＡＤＶ７８４２只有三路数 据通道，只能支持单链ＤＶＩ １．０，所以在每个通道中都 采用了两片ＡＤＶ７８４２以实现双链ＤＶＩ １．０结构。并 且．由于ＤＶＩ的ＣＬＯＣＫ只有一路，因此在中间添加了 一片ＤＶＩ扇出芯片ＭＡＸ３８４５，对ＤＶＩ的输入进行转 接。双链ＤＶＩ １．０结构如图４所示。Ｃｈａｎｎｅｌ ０—２的 ＤＶＩ数据采用一片ＡＤＶ７８４２接收，ｃｈａｎｎｅｌ ３—５的 ＤＶＩ数据用另一片ＡＤＶ７８４２接收。而ＤＶＩ时钟同时 跨接至两片ＡＤＶ７８４２。 图４双链ＤＶＩ １．０结构 ２．２视频数据存储模块 系统采用两簇ｘ６４ ＤＤＲ３ ＳＤＲＡＭ实现视频数据 的存储和缓冲，存储容量是按四倍高清的需求来计算 和提供的．这为今后在该平台上进行更高分辨率的图 像视频显示提供了坚实的基础。两簇内存分别采用４ 片ＤＤＲ３芯片，每片宽１６位，互联改造成６４位宽存 储器。速率为１０６６ＭＴ／ｓ，实际带宽为５．１ＧＢ／ｓ。 不同于ＤＤＲ２的Ｔ型分支拓扑结构，由于ＤＤＲ３ 数据传输速率已经达到１６００ＭＨｚ以上，所以设计中 ＤＤＲ３采用了如图５所示的ｎｖ．ｂｖ拓扑结构，以更高 系统解决方案 黪 ｜ 霉 ｉ 譬 的速度提供更好的信号完整性ｌ ６ｌ。 Ｌ厂＿］Ｉ —Ｈ—＿卜ｒ］ — ［］＿．［—Ｈ—— ｒ］ ｒ］ ＿１— ｒ］一 ｒ１一—ｒ］ ｒ］ ｒ］ 图５ ＤＤＲ３的ｎｙ＿ｂｙ拓扑结构 ２．３时钟和电源 电源模块如图６所示。由于该板卡所需的供电复 杂，且对上电时序要求较高，因此选用一片 ＳＴＭ３２Ｆ０５０单片机作为上电和时钟管理核心，并配合 选用ＴＩ公司的Ｆｑ＇Ｖｌ２０１０系列电源模块。 Ⅲ１２０１０ ＶＧＣｌＰＯ Ｄ Ｅ ＶＣＣＩＰＯＡ仁 ｌＶＣＣ＿３Ｐ３＿ＣＬＫ Ｌ 自 ＶＣＣ１Ｐ２ 亡＝＝ —————Ｊ ————— ＶＣＣＩＰ５ 仁 ＩＳＴＭ３２ 广＿ ＶＧＣＩＰ８ ｎ仁 ＳＰＩ ｖｃｃＩＰＳＡ仁 ［ ＶＣＣ ２Ｐ５＿Ｄ Ｌ Ｉ。 ｌＣＤＣＥ６２０Ｇ ＶＣＣ２ＰＳ Ａ亡＝＝ 图６电源模块 ＦＰＧＡ内部需要提供的时钟有多个，为保证时钟 信号质量。选用了ＴＩ公司的锁相环芯片ＣＤＣＥ６２００５ 和ＣＥＣＥ６２００２．这两款芯片分别拥有５路和２路差分 输出，能够精确地分频倍频后输出需要的频率。时钟 生成方案如图７所示。 图７时钟生成方案 ３ ＦＰＧＡ架构设计 以往ＬＣＤ控制技术更多地依赖于各个芯片之间 的组合，以及板卡设计时布局布线的合理性。本文采 用最新的设计理念，提出一种基于ＩＰ核的ＦＰＧＡ设计 方案。它是以ＦＰＧＡ庞大的逻辑单元为基础，采用集 成ＩＰ核的设计思想。将ＬＣＤ控制器的各个功能设计 为独立的功能子模块，然后将各个功能模块集成到一 起。ＦＰＧＡ模块划分如图８所示。主处理器采用ＸＩＬＩＮＸ 自动化应用 ２０１６ ｉ １１期ｉ ６４ 系统解决方案 ００００ ０ 公司的Ｖｉｒｔｅｘ一７系列ＦＰＧＡ，它具有行业领先的ＦＰＧＡ 系统性能和容量 。 图８ ＦＰＧＡ模块划分 数据流向说明：四路信号分别直接输入四个 ＬｏｇｉＷｉｎ ＩＰ核中进行缩放处理，由存储控制器ＭＩＧ控 制存入外部ＤＤＲ３。图层处理ＩＰ核ｌｏｇｉＣＶＣ通过ＡＸＩ４ 总线将存储在ＤＤＲ３中的多层视频数据读回，融合成 一层视频数据，并进行输出格式转换，以裸数据格式 输出。ＬＶＤＳ驱动模块Ｌｖｄｓ＿ｏｕｔ ＩＰ核把裸数据转换成 ＬＶＤＳ格式，最终输出显示。所有操作在ＭｉｃｒｏＢｌａｚｅ软 核控制下完成。 ４程序设计 传统设计方法都是在搭建硬件结构后，再通过 Ｖｅｒｉｌｏｇ语言来控制各个模块的工作。而该系统运行在 Ｖｉｖａｄｏ软件环境下［９］，只需把各个ＩＰ核根据信号时序 要求和模块结构正确连接，形成一个图像化界面，再 由ＭｉｃｒｏＢｌａｚｅ控制系统工作，因此，编写简单的Ｃ语 言程序即可．省去编写复杂的Ｖｅｒｉｌｏｇ程序来控制时 序、模块调用等。以下给出部分控制程序。 （１）初始化ＧＰＩＯ，通过Ｉ２Ｃ配置ＡＤＶ７８４２的工作 模式： ＧＰｌＯｉｎｉｔ０； ＡＤＶ７８４２一ｃｏｎｎｇ（ＡＤＶ７８４２—１，ＶＧＡ）； ＡＤＶ７８４２一ｃｏｎ６ｇ（ＡＤＶ７８４２—２，ＤＶＩ）； ＡＤＶ７８４２ｃｏｎ ｇ（ＡＤＶ７８４２—３，ＨＤＭＩ）； ＡＤＶ７８４２一ｃｏｎ６ｇ（ＡＤＶ７８４２—４，ＰＡＬ／ＮＴＳＣ）； ｉｎｔ ＡＤＶ７８４２ｃｏｎｆｉｇ（ｕ８ ａｄｖ７８４２＿ｎｕｍｂｅｒ，ｕ８ ｖｉｄｅｏ—． ｍｏｄｅ）｛ ｉｎｔ Ｓｔａｔｕｓ； ｉｆ（（ＨＤＭＩ！＝ｖｉｄｅｏ—ｍｏｄｅ）＆ ＶＩ！＝ｖｉｄｅｏ—ｍｏｄｅ））｛ Ｓｔａｔｕｓ＝ ＡＤＶ７８４２＿ｉｎｉｔ（ａｄｖ７８４２＿ｎｕｍｂｅｒ，ＩＯＭＡＰ）； Ｓｔａｔｕｓ ｌ＝ ＡＤＶ７８４２一ｉｎｉｔ（ａｄｖ７８４２一ｎｕｍｂｅｒ，ｖｉｄｅｏ＿ｍｏｄｅ）；｝ ｅｌｓｅ｛ ６５ ｗｗｗ．ａｕｔｏ—ａｐｐｌｙ．ｃｏｒｎ÷自动化应用 Ｓｔａｔｕｓ ＡＤＶ７８４２一ｉｎｉｔ（ａｄｖ７８４２＿ｎｕｍｂｅｒ，ＩＯＭＡＰ）； Ｓｔａｔｕｓ ｌ＝ ＡＤＶ７８４２ｉｎｉｔ（ａｄｖ７８４２＿ｎｕｍｂｅｒ，ＥＤＩＤ）； Ｓｔａｔｕｓ Ｉ＝ ＡＤＶ７８４２＿ｉｎｉｔ（ａｄｖ７８４２＿ｎｕｍｂｅｒ，ｖｉｄｅｏ＿ｍｏｄｅ）；｝ ｓｗｉｔｃｈ（ａｄｖ７８４２一ｎｕｍｂｅｒ）｛ ｃａｓｅ ＡＤＶ７８４２１： —ｍｅｍｃｐｙ（＆ａｄｖ７８４２——ｉｉｅ—ＦＲＥＥＲＵＮ，＆ａｄｖ７８４２——ｉｉｃ ——ＦＲＥＥＲＵＮ——ＧＲＥＥＮ， ｓｉｚｅｏｆ（ａｄｖ７８４２——ｉｉｃ——ＦＲＥＥＲＵＮ））；ｂｒｅａｋ； ｃａｓｅ ＡＤＶ７８４２—２： ｍｅｍｃｐｙ（＆ａｄｖ７８４２一ｉｉｃ—ＦＲＥＥＲＵＮ，＆ａｄｖ７８４２一ｉｉｃ— ＦＲＥＥＲＵＮ——ＲＥＤ， ｓｉｚｅｏｆ（ａｄｖ７８４２——ｉｉｃ——ＦＲＥＥＲＵＮ））；ｂｒｅａｋ； ｃａｓｅ ＡＤＶ７８４２—３： ｍｅｍｃｐｙ（＆ａｄｖ７８４２ ｉｉｃ——ＦＲＥＥＲＵＮ，＆ａｄｖ７８４２——ｉｉｅ—— ＦＲＥＥＲＵＮＢＬＵＥ， ｓｉｚｅｏｆ（ａｄｖ７８４２一ｉｉｃ＿ＦＲＥＥＲＵＮ））；ｂｒｅａｋ； ｃａｓｅ ＡＤＶ７８４２４： ｍｅｍ ｐｙ（＆ａｄｖ７８４２一ｉｉｃ—ＦＲＥＥＲＵＮ，＆ａｄｖ７８４２一ｉｉｅ— ＦＲＥＥＲＵＮＷＨＩＴＥ， ｓｉｚｅｏｆ（ａｄｖ７８４２——ｉｉｃ——ＦＲＥＥＲＵＮ））；ｂｒｅａｋ； ｃａｓｅ ＡＤＶ７８４２—５： ｍｅｍｃｐｙ（＆ａｄｖ７８４２一ｉｉｃ—ＦＲＥＥＲＵＮ，＆ａｄｖ７８４２一ｉｉｃ— ＦＲＥＥＲＵＮ——ＧＲＥＥＮ， ｓｉｚｅｏｆ（ａｄｖ７８４２一ｉｉｃ—ＦＲＥＥＲｕＮ））；ｂｒｅａｋ； ｃａｓｅ ＡＤＶ７８４２—６： ｍｅｍｅｐｙ（＆ａｄｖ７８４２ ｉｉｃ ＦＲＥＥＲＵＮ，＆ａｄｖ７８４２——ｉｉｃ—— ＦＲＥＥＲＵＮ——ＲＥＤ， ｓｉｚｅｏｆ（ａｄｖ７８４２——ｉｉｃ——ＦＲＥＥＲＵＮ））；ｂｒｅａｋ； ｄｅｆａｕｌｔ： ｂｒｅａｋ；） Ｓｔａｔｕｓ ｌ＝ ＡＤＶ７８４２ｉｎｉｔ（ａｄｖ７８４２＿ｎｕｍｂｅｒ，ＦＲＥＥＲＵＮ）； ｉｆ ｆＳｔａｔｕｓ！＝ＸＳＴ ＳＵＣＣＥＳＳ、 ｆ ｒｅｔｕｒｎ ＸＳＴ＿ＦＡＩＬＵＲＥ； ｝ ｒｅｔｕｒｎ ＸＳＴ ＳＵＣＣＥＳＳ； ｌ （２）画中画，设置输入信号类型： ｃａｓｅ ０ｘ２０：｛ ｄｉｓｌ—ｔｙｐｅ＝ＤＶＩ； ＧＰＩＯ—ｉｎｉｔ０； ＡＤＶ７８４２＿ｅｏｎｆｉｇ（ＡＤＶ７８４２——１，ｄｉｓ１——ｔｙｐｅ）； ＡＤＶ７８４２一ｃ０ｎｆｉｇ（ＡＤＶ７８４２—２，ｄｉｓ２＿ｔｙｐｅ）； ＡＤＶ７８４２—ｃｏＩｍｇ（ＡＤＶ７８４２—３，ｄｉｓ３＿ｔｙｐｅ）； ＡＤＶ７８４２ｃｏｎｆｉｇ（ＡＤＶ７８４２＿４，ｄｉｓ４一ｔｙｐｅ）；｝ ｂｒｅａｋ； （下转第７１页） 系统解决方案 ≯ ≯謦驽搿瓣 ＊ ” 拍 ： ” 。 Ｉ ０ Ｉｌ 。 － ；；，．— 一…………．………． 一 各 ｋ＇－＇－－－－－＂－、 ，・－－ ３００ ４００ ５００ ｌ ’－・＿－ ９００ ６００ ７００ ８００ １００ ２ＯＯ １：Ｉ ！ ＿＿————一…… 采样点 Ｉ ． 图１０改进前信号Ｈｉｌｂｅｒｔ频谱及边际谱 图１１ 改进后信号Ｈｉｌｂｅｒｔ频谱及边际谱 ａｎｄ Ｉｎｄｕｓｔｒｙ，２００３．１９：２４５—２６８ 提出了相应的改进方案，并通过算例仿真验证了算法 有效性、准确性方面的改进效果。实际效果表明该方 法可以用于电力系统低频振荡辨识。 参考文献 ［１］Ｋｕｎｄｕｒ Ｐ，Ｎｅａｌ Ｊ，Ｍａｒｋ Ｂ Ｇ．Ｐｏｗｅｒ ｓｙｓｔｅｍ ｓｔａｂｉｌｉｔｙａｎｄ ［３］杨德昌，Ｃ．Ｒｅｈｔａｎｚ，等．基于改进希尔伯特．黄变换算 法的电力系统低频振荡分析［Ｊ］．中国电机工程学报， ２０１０，３１（１０１：１０２．１０８ ［４］李天云，高磊．基于ＨＨＴ的电力系统低频振荡分析［Ｊ］． 中国电机工程学报。２００６，２６（１４）：２４．３０ 【５］黎洪生，吴小娟，葛源．ＥＭＤ信号分析方法端点问题的 ｃｏｎｔｒｏｌ［Ｍ］．ＮｅｗＹｏｒｋ：ＭｃＧｒａｗ—Ｈｉ１１．１９９４：７９—８０ ［２］Ｎ．Ｅ．Ｈｕａｎｇ，Ｗｅｎｄｏｎｇ Ｑｕ，Ｓｔｅｖｅｎ Ｒ．Ｌｏｎｇ．Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｈｉｌｂｅｒｔ－Ｈｕａｎｇ ｔｒａｎｓｆｏｒｍ ｔｏ ｎｏｎｓｔａｔｉｏｎａｒｙｆｉｎａｎｃｉａｌ 处理『Ｊ］．电力自动化设备，２００５，２５（９）：４７．４９ ［６】杨晓萍，刘普森，钟彦儒．基于经验模态分解的有源滤 波器谐波检测［Ｊ］．电工技术学报，２００９，２４（５）：１９７．２０２ ｔｉｍｅｓｅｒｉｅｓａｎａｌｙｓｉｓ［Ｊ］．ＡｐｐｌｉｅｄＳｔｏｃｈａｓｔｉｃＭｏｄｅｌｓｉｎＢｕｓｉｎｅｓｓ （上接第６５页） （３）初始化串口中断，配置工作模式： ＸＵａｒｔＬｉｔｅ［２】杨青低功耗、多主接口、多图层的液晶控制器设计囹．武汉： 华中科技大学２０１１ Ｉｎｉｔｉａｌｉｚｅ（＆ＵａｒｔＬｉｔｅ，ＵＡＲＴＬＩＴＥ—ＤＥＶＩＣＥ＿ＩＤ）； ＳｅｔＳｅｎｄＨａｎｄｌｅｒ（＆ＵａｒｔＬｉｔｅ，ＳｅｎｄＨａｎｄｌｅｒ， ［３】刘连军ＬＣＤ显示器控制电路的ＦＰＧＡ设计与实现囹．天津： 天津工业大学，２０１２ ［４］张廷华，樊桂花．基于ＤＳＰ和ＦＰＧＡ的视频格式转换 ＳｅｔｕｐｌｎｔｅｒｒｕｐｔＳｙｓｔｅｍ（＆ＵａｒｔＬｉｔｅ）； ＸＵａｒｔＬｉｔｅ——＆ＵａｒｔＬｉｔｅ）； ＸＵａｒｔＬｉｔｅ—［Ｊ］．国外电子测量技术，２０１３，３２（３）：５７—５９ ＳｅｔＲｅｅｖＨａｎｄｌｅｒ（＆ＵａｒｔＬｉｔｅ，ＲｅｃｖＨａｎｄｌｅｒ， Ｅｎａｂｌｅｌｎｔｅｒｒｕｐｔ（＆ＵａｒｔＬｉｔｅ）； ［５］陈卫东．基于ＤｉｓｐｌａｙＰｏｒｔ接口的显示设备设计【Ｊ］．液晶与显 示２０１０９５（１ｌ８５－８９ 【６］Ｙｉｎ Ｗｅｎ，Ｐａｎｇ Ｚｅ Ｇｕｉ，Ｈａｎ Ｈａｉ Ｔａｏ．ＤＤＲ２／ＤＤＲ３ Ｉｎｔｅｒｆａｃｅ Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ Ａｎａｌｙｓｉｓ Ｂａｓｅｄ ｏｎ ＩＢＭ ＆ＵａｒｔＬｉｔｅ）； ＸＵａｒｔＬｉｔｅ＿５结语 该系统运行稳定，四路视频信号输入正常，图像 缩放及画中画显示效果良好，达到预期目标。整个系 统的稳定性和速度有大幅提高。 参考文献 ［１］苏维嘉，张澎．基于ＦＰＧＡ的ＴＦＴ—ＬＣＤ控制器的设计 和实现［Ｊ］．液晶与显示，２０１０，２５（１）：７５—７８ ７ １ ＷＷＷ．ａｕｔｏ－ａｐｐｌｙ．ｃｏｍ；自动化应用 Ｇｅｎｅｒｉｃ Ｐａｃｋａｇｅ Ｍｏｄｅｌ［Ｃ］．Ｃｈｉｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎｏ —ｌｏｇｙｌｎｔｅｍａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ，２０ １ ０ ［７］张亮．基于Ｘｉｌｉｎｘ ＦＰＧＡ的多核嵌入式系统设计基础 ［Ｍ］．成都：电子科技大学出版社，２０１１：１ ［８】张小军，廖风强，王录涛，等．多通道高速串行ＬＶＤＳ信 号解串器设计［Ｊ］．电子测量技术，２０１３，３６（４）：６３－６７，８３ ［９］何宾．Ｘｉｌｉｎｘ ＦＰＧＡ设计权威指南Ｖｉｖａｄｏ集成设计环 境［Ｍ］．北京：清华大学出版社，２０１４：１－４