《组合逻辑电路》实验答案

[3.1] 分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]

Y1ABC(ABC)ABACBCY2ABACBC 真值表： ABC Y1 Y2 000 0 0 001 1 0 010 1 0 011 0 1 100 1 0 101 0 1 110 0 1 111 1 1 由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，Y1为“和”，Y2为“进位”。

[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y1～Y4的逻辑式，列出真值表。

[解]

（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。

Y1A1, Y2A2, Y3A2A3， Y4A2A3A4

（2）COMP=0、Z=0时，

Y1=A1， Y2=A2， Y3=A3， Y4=A4。

、 COMP=1、Z=0COMP=0、Z=0的真值表从略。

[题3.3] 用与非门设计四变量的

多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。

表A3.3 ABCD Y ABCD Y 0 0 0 0 0 1000 0 0001 0 1001 0 0010 0 1010 0 0011 0 1011 1 0100 0 1100 0 0101 0 1101 1 0110 0 1110 1 0111 1 1111 1

十进制数 0 1 2 3 4 5 6 7 A4A3A2A1 0 0 0 0 0001 0010 0011 0100 0101 0110 0111 Y4Y3Y2 Y1 1001 1000 0111 0110 0101 0100 0011 0010 时的真值表 十进制数 A4 A3 A2 A1 8 1000 9 1001 1010 1011 伪 1100 1101 码 1110 1111 Y4 Y3 Y2 Y1 0001 0000 0111 0110 0101 0100 0011 0010

YABCDABCDABCDABCDABCD ABCABCACDBCD

BCD ABCABDACD

[3.4] 有一水箱由大、小两台泵ML和MS供水，如图P3.4所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

[解] 题3.4的真值表如表A3.4所示。

表A3.4 ABC MS ML 000 0 0 001 1 0 010 × × 011 0 1 100 × × 101 × × 110 × × 111 1 1

真值表中的ABC、ABC、ABC、ABC为约束项，利用卡诺图图A3.4(a)化简后得到：

MSABC， MLB（MS、ML的1状态表示工作，0状态表示停止）。

逻辑图如图A3.4(b)。

[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。

[解] 题3.5的真值表如表A3.5所示。

表A3.5 二进制代码 循环码 二进制代码 循环码 A3 0 0 0 0 0 0 0 0 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y3 0 0 0 0 0 0 0 0 Y2 0 0 0 0 1 1 1 1 Y1 0 0 1 1 1 1 0 0 Y0 0 0 1 0 0 1 1 0 A3 1 1 1 1 1 1 1 1 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y3 Y2 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 Y1 0 0 1 1 1 1 0 0 Y0 0 1 1 0 0 1 1 0 由真值表得到 Y3A3， Y2A3A2， Y1A2A1， Y0A1A0 逻辑图如图A3.5所示。

[3.6] 试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图3.3.3。允许附加必要的门电路。

[解] 以I0~I31表示32个低电平有效的编码输入信号，以D4D3D2D1D0表示输出编码，可列出D4、D3与YEX4YEX3YEX2YEX1关系的真值表。如表A3.6所示。

表A3.6 D4 D3 工作的芯片号 YEX4 YEX3 YEX2 YEX1 （4） （3） （2） （1） 从真值表得到 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 0 0 1 0 1 0 逻辑电路图略。

[3.7] 某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和

D4YEX4YEX3YEX4YEX3 D3YEX4YEX2YEX4YEX2

优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。

表 P3.7 74LS148的功能表

输 入 输 出

I0I1I2I3I4I5I6I7 Y2Y1Y0 YsYEX S 1 0 0 0 0 0 0 0 0 0 ×××××××× 1 1 1 1 1 1 1 1 ××××××× 0 ×××××× 0 1 ××××× 0 1 1 ×××× 0 1 1 1 ××× 0 1 1 1 1 ×× 0 1 1 1 1 1 × 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

[解]

设一、二、三、四号病室分别为输入变量A、B、C、D，当其值为1时，表示呼叫按钮按下，为0时表示没有按呼叫铵钮；设一、二、三、四号病室呼叫指示灯分别为L1、L2、L3、L4，其值为1指示灯亮，否则灯不亮，列出真值表，如表A3.7示。

表A3.7

ABCD L1L2L3L4

1××× 1000 01×× 0100

001× 0010

0001 0001 0000 0000

则 L1=A，L2=AB，L3=ABC，

L4=ABCD

由上式可得出用门电路实现题目要求的电路如图A3.7(a)所示。将该真值表与表P3.7对照可知，在74LS148中 I7~I4应接1，I3接A，I2接B，I1接C，I0接D。 L1=Y1Y0YS， L2=Y1Y0YS， L3=Y1Y0YS， L4=Y1Y0YS 所以，用74LS148实现的电路如图A3.7(b)所示。

[3.8] 写出图P3.8中Z1、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪的二-十进制译码器。当输入信号A3A2A1A0为0000～1001这10种状态时，输出端从

Y0到Y9依次给出低电平，当输入信号为伪码时，输出全为1。

[解]

Z1Y1Y4Y7M N O PM N O PMNOPZ2Y2Y5Y8M N O PM N OPM N O P

利用伪码用卡诺图化简，得：

Z3Y3Y6Y9M N O PM N O PM N OP

Z1M N OPNO PNOP

Z2NOPNOPMP

Z3NOPNOPMP

约束条件： MNMO0

[3.9] 画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P3.9是74LS154的逻辑框图，图中SA、SB是两个控制端（亦称片选端）译码器工作时应使

SA、SB同时为低电平，输入信号A3、A2、A1、A0为0000～1111这16种状态时，输出端从Y0到Y15依次给出低电平输出信号。

[解] 电路如图A3.9所示。当A4=0时，片（1）工作，Y0Y15对应输出低电平；当A4=1时，片（2）工作，Y16Y31对应输出低电平。

[3.10] 试画出用３线-８线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P3.10所示，功能表如表P3.10所示）。

Y1ACY2ABCABCBCYBCABC3

表P3.10 74LS138 功 能 表 输 入 允 许 选 择 A1 × × 0 0 1 1 0 A0 × × 0 1 0 1 0 输 出 S1 × 0 1 1 1 1 1 S2S3 A2 1 × 0 0 0 0 0 × × 0 0 0 0 1 Y0 1 1 0 1 1 1 1 Y1 1 1 1 0 1 1 1 Y2 1 1 1 1 0 1 1 Y3 1 1 1 1 1 0 1 Y4 1 1 1 1 1 1 0 Y5 1 1 1 1 1 1 1 Y6 1 1 1 1 1 1 1 Y7 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 [解] 令A=A2，B=A1 ,C=AO。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形

式。

Y1mi(i5 7)Y5 Y7

Y2mj(j1,3,4,7) Y1 Y3 Y4 Y7 Y3mk(k0,4,6)Y0 Y4 Y6

用外加与非门实现之，如图A3.10所示。

[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。

[解]

Y1A B CDA BCDAB C DABC D Y2ABCDABCDABCDABCD Y3AB

Y1m1m2m4m8Y1Y2Y4Y8

电路图如图A3.11所示。

Y2m7m11m13m14Y7Y11Y13Y14 Y3m4m5m6m7Y4Y5Y6Y7

[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。

[解] 设ai为被减数，bi为减数，ci-1为来自低位的借位，

首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知：

Diaibici1aibici1aibici1aibici1

m1m2m4m7m1m2m4m7Y1Y2Y4Y7

全减器真值表

同理可知 CiY1Y2Y3Y7

令ai =A2，bi =A1，ci-1=A0。电路如图A3.12所示。

[3.13] 试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。74LS153的逻辑图见图3.3.20，74LS138的逻辑图见图3.3.8。

[解] 见图A3.13。

[3.14] 分析图P3.14电路，写出输出Z的逻辑函数式，并化简。CC4512为8选1数据选择器，它的逻辑功能表如表P3.14所示。

表P3.14 CC4512的功能表

[解] ZDOmOD1m1D7m7

D C B AD C B ACBADCB ADCBADCBA=DBCBADBA

N、P、Q之间的逻辑函数。已知数据选择器的逻辑函数式为

[3.15] 图P3.15是用两个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、YD0A1A0D1A1A0D2A1A0D3A1A0S

[解] ZNMQNMQPNMQNMQPNPQNPQ

[3.16] 试用4选1数据选择器74LS153产生逻辑函数YAB CA CBC [解] 4选1数据选择器表达式为： 而所需的函数为



YA1A0D0A1A0D1A1A0D2A1A0D3

与4选1数据选择器逻辑表达式比较，则令 接线图如图A3.16所示。

YAB CA CBCAB CA B CABC ABCABCA BCAB1ABCABC AA1，BA0，D0C，D11，D2C，D3C

[3.17] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数

[解] 令A=A2，B=A1，C=A0，D=D0～D7，将Y写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系，确定D0～D7所接信号。

YACDA BCDBCB C D

YABCDABCDA BCDABCDABCDABCDABCDABC DABC DA BCD AB CDABC1ABCDABC1ABC1

D2D，D3D6D71 则 D0D50，D1D4D，如图A3.17所示。

[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数 [解] 将Y变换成最小项之和形式。

YACABCABC

令A=A2，B=A1，C=A0，

凡Y中含有的最小项，其对应的Di接1，否则接0。如图A3.18所示。

YACABCA BC ABC1ABC1ABC1A BC1

[3.19] 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。

[解] 以A、B、C表示三个双位开关，并用0和1分别表示开关的两个状态。以Y表示灯的状态，用1表示亮，用0表示灭。设ABC=000时Y=0，从这个状态开始，单独改变任何一个开关的状态Y的状态要变化。据此列出Y与A、B、C之间逻辑关系的真值表。如表A3.19所示。

表A3.19 A B C Y A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 从真值表写出逻辑式 YA BCABCAB CABC

取4选1数据选择器，令A1=A，A0=B，D0=D3=C，D1=D2=C，即得图A3.19。

[3.20] 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图P3.20中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的4种取值表示输血者的血型，

用另外两个逻辑变量的4种取值表示受血者的血型。）

以MN的4种状态组合表示输血者的4种血型，并以PQ的4种状态组合表示受血者的4种血型，如图A3.20(a)所示。用Z表示判断结果，Z=0表示符合图A3.20(a)要求，Z=1表示不符合要求。

据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为

ZM N PQM NPQMNP QMNPQMN P QMN PQMNPQ

[解]

M N PQM NPQMNP QMNPQMN P 1MNPQMNP0MNP0其真值表如表A3.20所示。

表

A3.20

M N P Q Z M N P 0 0 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 1 1 0 1 0 1 0 0 1 1 1 0 Q Z 0 1 1 1 0 0 1 1 0 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 令A2=M，A1=N，A0=P，并使D0=D1=D3=D5=Q，D2=Q，D4=1，D6=D7=0，则得到图A3.20(b)电路。

[3.21] 用8选数据选择器CC4512（参见题3.14）设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。

[解] 根据题意可列出真值表，如表A3.21所示。以Z表示输出。

表A3.21 M A B C Z M A B C Z 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 由真值表写出逻辑式为 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1

Y(A B CABC)M(ABCABCABCABC)M

用CC4512接成的电路如图A3.21。

A B CMA BC0ABC0ABCMAB C0ABCMABCMABC1

其中A2=A，A1=B，A0=C，D0=M，D1=D2=D4=0，D3=D5=D6=M，D7=1。

[3.22] 用8选1数据选择器设计一个函数发生器电路，它的功能表如表P3.22所示。

表P3.22 S1 S0 Y 0011

[解] 由功能表写出逻辑式

0

AB 1 AB 0 AB 1 A YS1S0ABS1S0(AB)S1S0(ABAB)S1S0AS1S0A0S1S0ABS1S0ABS1S0A1S1S0AB

S1S0ABS1S0A1S1S0A0

令A2=S1，A1=S0，A0=A，D0=D7=0，D1=D2=D4=B，D3=D6=1，D5=B，即得到图A3.22电路。

[3.23] 试用4位并进行加法器74LS283设计一个加/减运算电器。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的电路。

[解] 电路如图A3.23。

M=0时，S3S2S1S0=P3P2P1P0+Q3Q2Q1Q0，

M=1时，S3S2S1S0= P3P2P1P0－Q3Q2Q1Q0= P3P2P1P0+[ Q3Q2Q1Q0]补

[3.24] 能否用一片4位并行加法器74LS283将余3代码转换成8421的二十进制代码？如果可能，应当如何连线？

[解] 由第一章的表1.1.1可知，从余3码中减去3（0011）即可能得到8421码。减3可通过加它的补码实现。若输入的余3码为D3D2D1D0，输出的8421码为Y3Y2Y1Y0，则有 Y3Y2Y1Y0= D3D2D1D0+[0011]补= D3D2D1D0+1101，于是得到图A3.24电路。

[3.25] 试利用两片4位二制并行加法器74LS283和必要的门电路组成1位二—十进制加法器电路。（提示：根据BCD码中8421码的加法运算规则，当两数之和小于、等于9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于1010~1111）时，则应在按二进制数相加的结果上加6（0110），这样就可能给出进位信号，同时得到一个小于9的和。）

[解] 由表可见，若将两个8421的二—十进制数A3A2A1A0和B3B2B1B0用二进制加法器相加，则当相加结果≤9（1001）时，得到的和S3S2S1S0就是所求的二—十进制和。而当相加结果≥10（1010）以后，必须将这个结果在另一个二进制加法器加6（0110）进行修正，才能得到二—十进制数的和及相应的进位输出。由表可知，产生进位输出C’0的条件为

C’0=C0+S3S2+S3S1

产生C’0的同时，应该在S3S2S1S0上加6（0110），得到的S’3S’2S’1S’0和C’0就是修正后的结果。故得到图A3.25电路。

[3.26] 若使用4位数值比较器CC14585（见图3.3.32）组成10位数值比较器，需要用几片？各片之间的应如何连接？

[解]

需要用三片。根据CC14585的功能表，各片之间的连接方法如图A3.26所示。

[3.27] 试用两个4位数值比较器组成三个数的判断电路。要求能够判别三个4位二进制数A(a3a2a1a0)、B(b3b2b1b0)、C(c3c2c1c0)是否相等、A是否最大、A是否最小，并分别给出“三个数相等”、“A最大”、“A最小”的输出信号。可以附加必要的门电路。

[解] 如图A3.27所示。

[3.28] 若将二一十进制编码中的8421码、余3码、余3循环码、2421码和5211码分别加到二—十进制译码器74LS42（见图3.3.10）的输入端，并按表1.1.1的排列顺序依次变化时，输出端是否都会产生尖峰脉冲？试简述理由。

[解] 在这几种二—十进制编码中，只有将余3循环码加到74LS42的输入端、并令其按表1.1.1的状态排列顺序变化时，不会在输出端产生尖峰脉冲。因为每次输入状态变化时，任何一个与门的4个输入当中仅可能有一个改变状态，所以不存在竞争—冒险现象。

[3.29] 试分析图P3.29 电路当中A、B、C、D单独一个改变状态时是否存在竞争-冒险现象？如果存在竞争-冒险现象，那么都发生在其他变量为何种取值的情况下？

[解] 写出Y的逻辑表达式：

YACDABD BC CD ACDABDBCCD

根据“只要输出端的逻辑函数在一定条件下能化简成AA或AA，则必然会出现竞争冒险现象”的方法可知：

当B=0，C=D=1，A发生变化时； 当A=0，B=D=1，C发生变化时； 当A=D=1，C=0，B发生变化时； 当A=0，B=X，C=1，D发生变化时； 当B=1，D=0，A=X，C发生变化时； 当A=1，B=0，C=1，D发生变化时； 电路均会产生竞争冒险现象。